RISC-V

architecture et jeu d'instruction pour microprocesseur open source

RISC-V (prononcé en anglais « RISC five » et signifiant « RISC cinq »), est une architecture de jeu d'instruction (instruction set architecture ou ISA) RISC ouverte et libre, comprenant des versions 32, 64 et 128 bits, c'est-à-dire aux spécifications ouvertes et pouvant être utilisées librement par l'enseignement, la recherche et l'industrie. Il est implémenté dans différents SoC, à destination de l'embarqué, des objets connectés (supportés par différentes systèmes temps réels tels que Arduino, RT-Thread, Zephyr, RustOS, LiteOS, HarmonyOS…), d'ordinateurs légers sous formes de SBC, généralement avec Linux, de serveurs, et un projet européen initié en 2019, vise à l'utiliser dans des supercalculateurs domestiques comme accélérateurs au sein de SoC basse consommation développés localement et fonctionnant sous GNU/Linux, comme la grande majorité des supercalculateurs.

RISC-V
RISC-V-logo.svg
Image dans Infobox.
Prototype de processeur utilisant l'architecture RISC-V en janvier 2013
Présentation
Type
Construction
Site web

MotivationsModifier

Ce projet, créé initialement dans la division informatique de l'Université de Californie à Berkeley, aux États-Unis, avait d'abord une visée d'étude et de recherche, mais est devenu de facto un standard d'architecture ouverte dans l'industrie.

Le but de ce projet est de faire un standard ouvert de jeu d'instructions de microprocesseur, à l'image du standard TCP/IP pour les réseaux ou de UNIX pour les systèmes d'exploitations, l'architecture des processeurs étant pour le moment toujours fermée, restreignant les progrès, les implémentations ou le support dans les systèmes d'exploitation[1].

HistoriqueModifier

 
Prototype du RISC-V dans la main de Yunsup Lee en 2013

La conception du processeur commence en 2010, à l'université de Californie Berkeley, dans le but de développer un processeur avec les connaissances du XXIe siècle, n'ayant pas à traîner la compatibilité avec des architectures vieilles de 20 ans, comme ARM ou l'architecture x86 d'Intel et en voulant par la même occasion que l'architecture de jeu d'instruction du processeur (ISA) reste ouverte[2].

En 2014, la version 2.0 des spécifications est publiée, plusieurs industriels importants sont intéressés par le projet [2].

En 2015, la fondation RISC-V est créée avec plus de 100 membres, et un directoire composé d'entreprises comme Google, Nvidia, Western Digital, NXP Semiconductors, Microsemi, et Bluespec, ainsi que des représentants de l'Université de Berkeley. Depuis, des compagnies telles que AMD, Qualcomm, et IBM l'on rejoint[2].

En 2016, Nvidia prévoit d'utiliser un microcontrôleur RISC-V pour ses GPU et pense ainsi multiplier par 3 ses performances par rapport à son propre microcontrôleur, Falcon[3],[2]. Le Falcon est également un processeur d'architecture RISC, mais avec adressage limité à 32 bits et pas de protection de threads et avec ses limitations. Nvidia désire donc le remplacer par la version 64 bits de RISC-V, bénéficiant ainsi d'un adressage 64 bits, des corrections d'erreur, d'un jeu d'instruction extensible et d'une amélioration de la sécurité[4].

En 2017, la version 2.2 des spécifications est publiée. Mozilla annonce que son langage Rust peut être compilé vers l'architecture RISC-V. Le fabricant de disques durs, Western Digital annonce, qu'il va livrer des milliards de ses équipements, avec un contrôleur d'architecture RISC-V[2].

Le , une partie de la direction de la société ARM décide de faire un site nommé « riscv-basics.com » contre RISC-V, sentant son marché menacé, notamment, parce qu'une partie importante de ses plus gros clients (cités plus haut), commence également à développer des solutions basés sur RISC-V. Cette action met en colère le personnel technique de la société qui y voit une attaque contre le mouvement open-source. Cela a également pour effet de faire connaître un peu plus RISC-V et de faire d'avantage comprendre qu'il s'agissait d'une alternative viable. La direction d'ARM décide finalement de fermer le site dès le lendemain 2018[5],[6].

En 2019, le gouvernement américain de Donald Trump, met la pression sur les fondeurs de micro-électronique, tels que le taïwanais TSMC, le plus important au monde, pour qu'ils déménagent sur le sol américain, ce que ce dernier refuse[7], tout en menaçant ceux qui continueraient de travailler avec les entreprises chinoises telles que Huawei[8]. À la suite des risques politiques de ces pressions, la Fondation a décidé de s'implanter dans un pays neutre : la Suisse[9],[8],[3].

En , Nvidia cherche des spécialistes RISC-V pour l'intégrer comme processeur au sein de ses SoC Tegra[3].

En , Huawei sort ses premiers kits de développement matériel et logiciel pour ses nouveaux microcontrôleurs maison, ils utilisent un compilateur vers l'architecture RISC-V[10].

SpécificationsModifier

Elle implémente un jeu d'instruction RISC, sans microcode, ni surcouche d'architecture du type exécution dans le désordre ou dans l'ordre, ou bien le support d'un type de matériel en particulier (ASIC, FPGA…), mais ceux-ci peuvent être implémentés avec toutes leurs fonctions.

  • révision de 2008 du standard IEEE-754 pour l'unité de calcul de nombres en virgule flottante.
  • Adressage 32, 64 ou 128 bits.
  • Possibilité pour chaque implémentation d'apporter des instructions étendues.
  • Support d'implémentation multicœurs hautement parallèles et d'architecture multiprocesseurs hétérogènes.
  • Instructions de longueur variable en option, permettant à la fois d'augmenter l'espace d'encodage des instructions disponibles, mais également de rendre les instructions plus denses afin d'améliorer les performances, de réduire la taille du code statique et l’efficacité énergétique.
  • Une architecture complètement virtualisable pour faciliter le développement d'hyperviseur.

Des chercheurs de l'Université de Californie à Berkeley, ont également développé une version appelée BOOM, ajoutant une gestion d'exécution dans le désordre des instructions, dans le modèle RV64G[11].

Nomenclature des extensionsModifier

Le nom du processeur a une signification :

  • La base est constituée de RV (pour RISC-V), puis de 32, 64 ou 128, selon le nombre de bits, et enfin, d'un I ou d'un E (embedded, c'est-à-dire embarqué)[12].

Le nom du processeur est suivi d'une ou plusieurs lettres décrivant les extensions qui sont ajoutées à la base[12] :

  • M – Extension standard de multiplications et divisions entières ;
  • A – Extension standard d'instructions atomiques ;
  • F – Extension standard de virgule flottante simple précision (32 bits) ;
  • D – Extension standard de virgule flottante double précision (64 bits) ;
  • G – Général, raccourci pour les instructions de base, et les jeux d'instructions ci-dessus, c'est-à-dire, M,A,F,D)
  • Q – Extension standard de virgule flottante quadruple précision (128 bits) ;
  • L – Extension standard de virgule flottante, décimal ;
  • C – Extension standard d'instructions compressées ;
  • B – Extension standard de manipulations de bits ;
  • J – Extension standard de langages traduits dynamiquement (Compilation à la volée, Just in time ou JIT), cela concerne les langages de scripts tels que C#, Haskell, Java, JavaScript, Lua, OCaml, PHP, Python, R, Ruby, Scala, WebAssembly, etc ;
  • T – Extension standard de mémoire transactionnelle ;
  • P – Extension standard d'instructions SIMD compactées (Packed SIMD) ;
  • V – Extension standard d'opérations vectorielles ;
  • N – Extension standard d'interruptions utilisateur ;
  • H – Extension standard d'hyperviseur.

ISA 32 bits de baseModifier

Le jeu d'instructions de base est composé de 47 instructions, dont huit instructions systèmes (appels systèmes, compteurs d'exécution), le reste étant réparties dans les catégories calcul, contrôle de flux et accès mémoire[13].

la version RV32I comporte 32 registres généraux 32 bits, tandis que la version RV32E (embarqué, embedded) ne comporte que 16 registres généraux 32 bits. Les deux comportent en plus un registre PC[14].

Instructions de calculModifier

Toutes les instructions de calcul utilisent trois opérandes, sauf lui et auipc qui n'en on que deux (un registre destination et une valeur immédiate). Le premier opérande est le registre de destination, le second le registre source et le troisième, soit un second registre, soit une valeur immédiate (précisé par un i dans le mnémonique de l'instruction, sauf auipc ayant un autre sens)[13] (Les instructions de multiplication et division entières sont contenus dans l'extension M) :

  • add, addi, sub : addition et soustraction addi est utilisé avec une valeur immédiate négative pour la soustraction d'une valeur immédiate.
  • sll, slli, srl, srli, sra, srai : décalage bit à bit (shift) + gauche/droite (en​), logique (logical) ou arithmétique (arithmetic).
  • and, andi, or, ori, xor, xori : opérations logiques bit à bit comprenant et (and), ou (or) et ou exclusif (xor).
  • slt, slti, sltu, sltui, (set if less than) met le registre de destination à 1 si le premier opérande source est égal ou inférieur au second. Le u signifiant non-signé (unsigned). Les opérandes immédiats sont limités à 12 bits.
  • lui, charge la partie immédiate de poids fort (load upper immediate), i.e. les bits 12 à 31 du registre de destination avec une valeur immédiate sur 20 bits. Il faut utiliser addi avec une valeur immédiate de 12 bits, pour compléter la valeur.
  • auipc ajoute la valeur immédiate au 20 bits de poids forts du compteur ordinal (PC), il faut également utilisé addi pour les 12 bits de poids faible

Contrôle de fluxModifier

Instruction de branchement conditionnels[13] :

  • beq, bne, blt, bltu, bge, bgeu, instruction de branchement (branch) conditionnel à deux opérateurs, égal (equal), différent (not equal), plus petit (littler than), plus grand ou égal (greater or equal), signé (par défaut) ou non (unsigned).

Branchements inconditionnels[13] :

  • jal (jump and link), passe le contrôle à l'adresse du PC à laquelle est ajoutée la valeur immédiate 20 bits signée fournie. Ajoute l'adresse de l'instruction suivante (adresse de retour à la fin de la fonction appelée) dans le registre de destination.
  • jalr (jump and link, register), l'adresse du saut est calculée par l'addition du registre source et de la valeur immédiate sur 12 bits, et l'adresse de l'instruction est chargée dans dans le registre de destination. Si cette instruction est précédée d'une commande auipc, le saut peut être effectué dans l’entièreté de l'espace mémoire 32 bits.

Accès mémoireModifier

Les instructions d'accès mémoire servent à transférer des données entre un registre et la mémoire. Le premier opérande est le registre, le second un registre contenant l'adresse, le troisième une valeur immédiate sur 12 bits signée ajoutée au contenu du registre utilisé pour l'adressage, afin de déterminé l'adresse finale[13] :

  • lb, lbu, lh, lhu, lw, chargement (load) d'un octet (byte), demi-mot (half-word, 16 bits), ou mot (word, 32 bits) de la mémoire vers un registre de destination. Les instructions sont étendues par le signe (défaut) ou par des zéros (unsigned).
  • sb, sh, sw, stockage (store), un octet (byte), demi-mot (half-word, 16 bits), ou mot (word, 32 bits) vers la mémoire.
  • fence, force l'ordonnancement de l'accès à la mémoire dans un contexte multithread, en assurant notamment la cohérence des caches.
  • fence.i, permet de s'assurer que les opérations depuis stockage vers les mémoires d'instructions (par exemple cache instruction) soient terminées avant leur exécution. Elle est principalement utilisée dans le cas de code automodifié.

Instructions systèmeModifier

Une instruction sert à invoquer un appel système et un autre initialise un point d'arrêt pour le débogueur[13] :

  • ecall, appel système
  • break, ajout d'un point d'arrêt.

Six instructions servent à lire et écrire dans les registres de contrôle et statu du système (control and status registers CSR). Le registre CSR est lu dans un registre général, puis mis à jour de façon atomique[13] :

  • csrrw, csrrwi, csrrc, csrrci, csrrs, csrrsi,

Les 6 registres CSR 32 bits suivants (correspondant à 3 valeurs 64 bits, de compteurs d’exécution) sont définis en lecture seule [13] :

  • cycle, cycleh, compteur de cycles d'horloges passés depuis un temps de référence. Ce temps peut varier si le mode de changement de fréquence ou de tension dynamique (dynamic voltage and frequency scaling (DVFS)) est actif ;
  • time, timeh, compteur de temps-réel passé depuis un temps de référence (typiquement, démarrage du système) ;
  • instret, instreth, compteur d'instructions processeur exécutées (instruction retired).

ISA 64 bits de baseModifier

L'ISA 64 bits étend les registres et l'espace l'adressage de 32 bits à 64 bits (XLEN=64). Les instructions comportant le suffixe W (anglais : Word, signifiant mot), indique que leur action est limité à un mot (32 bits) et ne se préoccupe pas des 32 bits supérieurs des entrées. Le bit de signature est déplacé vers le 64e bit (bit 63) des registres, il est donc important d'utiliser les fonctions spécialisées lors d'utilisation de données 32 bits[15].

Cela à aussi des implications sur les opérations immédiates. Par exemple, l'opération d'addition immédiate addi utilisant une valeur immédiate de 12 bits, addiw ignore les dépassements des 32 bits, et place de le bit de signe sur le bit 63 des registres[15].

ISA 128 bits de baseModifier

Extension vectorielleModifier

L'extension vectorielle comporte trois variables, ELEN (nombre de bits d'un élément), VLEN (nombre de bits d'un vecteur) et SLEN (distance de (stripping) entre deux éléments) qui doivent tous trois être une puissance de 2[16].

Elle comporte 32 registres de vecteurs nommés de v0 à v31, qu'il est possible de grouper par deux, dans ce qui est appelé groupe de registre de vecteur (vector register group) pour améliorer la précision ou bien améliorer les performances. Il y a également six registres de contrôle et statut (en) (CSR) (vstart, vxsat, vxrm, vtype, vl, vlenb) [16].

GPUModifier

GPU RV64XModifier

Un groupe de travail propose en une extension GPU appelée RV64X basé notamment sur l'extension de processeur vectoriel et le format VBlock proposé par le projet Libre GPU pouvant être implémenté en ASIC ou FPGA. La première version a pour objectif d'utiliser un pilote compatible avec l'API Vulkan de Khronos, pour plus tard supporter OpenGL et Direct3D. Il devrait également s'adresser dans un premier temps au domaine de l'embarqué. Les contraintes fixées sont[17] :

  • Instruction 64 bits ;
  • Support des fonctions complexes sin, cos, atan, pow, exp, log, rcp, rsq, sqrtetc.
  • Des vecteurs supportant 2 à 4 éléments en 8, 16 ou 32 bits ;
  • Des matrices carrées 2 × 2, 3 × 3 et 4 × 4 ;
  • pixels aux formats 8, 16, 32 et 64 bits ;
  • Les points en 4 dimensions XYZW, 64 ou 128 bits ;
  • Les pixels en 4 composantes RVGA, avec 8, 16, 24 ou 32 bits par composante ;
  • Les texels ont 3 composantes UVW, en 8 ou 16 bits ;
  • Support de variables de lumière, Ia, ka, Id, kd, Is, ks…

Autres GPU basés sur RISC-VModifier

En 2018, le projet Kazan ou Libre RISC-V avait pour objectif de développer un GPU basé sur RISC-V. En 2020, en raison de différents désaccords avec le fonctionnement de la fondation RISC-V, les auteurs du projet se réorientent vers une architecture OpenPower, version ouverte de Power, l'architecture RISC des années 1990 d'IBM[18].

En , la société Think Sillicon proposé un GPU basé sur l'architecture RISC-V[19].

Support logicielModifier

Une série d'outils libres est proposée pour le développement sur cette architecture, incluant la compatibilité des compilateurs GCC et LLVM (donc Clang), le support du débogueur GDB, ainsi que de l'hyperviseur et émulateur QEMU[20]. Le langage Rust supporte RISC-V depuis [21],[22].

Cette architecture est supportée en par le noyau Linux via un ensemble de patchs ainsi que par FreeBSD[23]. Son intégration dans le tronc commun stable de Linux est effective depuis la version 4.15, avec un support plus étendu depuis la version 4.17.

Le langage de script MicroPython, version adaptée aux microcontrôleurs de Python, a été porté en 2017 par Microsemi sur architecture RISC-V[24].

Arduino fonctionne sur les microcontrôleurs GD32V de GigaDevice. Il peut utiliser pour cela le système temps réel RT-Thread et l'interface graphique RTT-GUI d'Arduino[25].

Le système temps réel Zephyr fonctionne également sur les processeurs RISC-V, notamment sur son émulation par Qemu et sur différentes implémentations matérielles[26].

La version minimum de Rust à destination de l'embarqué (Minimum Supported Rust Version (MSRV)) est portée sur RISC-V, par la communauté de rust-embedded[27]. Le système RustOS, basé sur un noyau rCore, une version Rust de uCore OS Plus fonctionne sur l'implémentation Qemu de RISC-V et sur les systèmes HiFive Unleashed, et sont utilisés à l'université Tsinghua pour les cours de système d'exploitation[28]

La société UltraSOC développe « Tessent Embedded Analytics » une solution d'analyse et de traçage sur RISC-V, pour les solutions propriétaires ou ouvertes. Elle est rachetée par le groupe Siemens et continue cette activité au sein du groupe[29].

Cette architecture est supportée par les systèmes d'exploitation pour internet des objets, LiteOS (licence BSD) et pour plateformes mobiles HarmonyOS de Huawei[10].

Le logiciel d'aide à la découverte de failles de sécurité, afin de pouvoir les exploiter[30], du service de renseignement des États-Unis, NSA, Ghidra, supporte le format binaire de cette architecture[31].

En , Alibaba fait une démonstration d'Android 10 porté par T-Head sur leur SoC ICE EVB comportant 2 cœurs RISC-V 64 bits XuanTie C910, un cœur vectoriel XuanTie C910V et un GPU Vivante GC8000UL[32].

Émulateurs logicielsModifier

Il est possible de simuler ces architectures via l'hyperviseur QEMU, ainsi que par ANGEL (un simulateur RISC-V en HTML5 et JavaScript) ou via les cartes ZedBoard et Zybo comportant des FPGA Xilinx Zynq[33],[34].

L'émulation de RISC-V (32 et 64 bits) est supportée nativement dans Qemu à partir de la version 2.12.0 sortie le [35]. La version 5.1 ajoute le support du choix du bios dans les arguments[36].

RISC-V Rust est un émulateur RISC-V développé en langage Rust et fonctionnant en WebAssembly. Le but étant d'utiliser l'émulateur dans un navigateur. Les systèmes d'exploitation GNU/Linux et xv6-riscv fonctionnent dessus[37].

Implémentations matériellesModifier

Implémentations libresModifier

Le microprocesseur libre LowRISC, est un projet d'implémentation libre et ouverte de RISC-V, créé par Andrew Huang (du MIT, également auteur de la plate-forme ouverte Novena), Julius Baxter (projet OpenRISC et université de Cambridge), Michael B. Taylor (université de Californie à San Diego, UCSD Center for Dark Silicon), Dominic Rizzo (Google ATAP (en)), Krste Asanović (Université de Californie à Berkeley).

Le NEORV32 est une implémentation libre (licence BSD clause 3) d'un SoC, de type microcontrôleur pour FPGA écrit en VHDL, indépendant des plateformes. Il est compatible avec les spécifications 2.2 de RISC-V pour RV32 et passe le test de conformité. FreeRTOS a été porté sur ce SoC[38],[39]. Il se base sur le travail que les développeurs avaient fait pour le neo430, une implémentation d'un processeur FPGA de type microcontrôleur compatible avec le MSP430 de Texas Instrument[40].

Le PicoRV32 est une implémentation libre, sous licence ISC, supportant les jeux d'instructions RV32IMC dont le but est d'avoir la plus petite empreinte possible, avec selon les choix entre 750 et 2000 LUT et une fréquence maximum de 250 à 450 MHz. Il a pour finalité d'être un processeur auxiliaire sur FPGA ou ASIC. Il peut être configuré comme cœur RV32E, RV32I, RV32IC, RV32IM, ou RV32IMC[41] (voir la section #Nomenclature des extensions).

AutresModifier

 
Carte Sipeed Nano avec écran LCD

SiFive, une startup annonce en , le SiFive U5 Coreplex, utilisant l'architecture RISC-V et permettant d'implanter jusqu'à huit cœurs U54 par SoC, comprenant chacun du cache instruction et données de 1er niveau, le SoC contient un plus large cache de 2e niveau. Le but va être d'implémenter d'abord des versions pour du matériel très spécifique n'ayant pas besoin de beaucoup de puissance, mais de fonctions spécialisées dans un premier temps, pour pouvoir améliorer les technologies par la suite[42].

 
Carte SiFive HiFive1

En 2018, la startup SiFive, créée par des développeurs de RISC-V, présente au FOSDEM la carte HiFive Unleashed, comportant un processeur SiFive Freedom U540 SoC (4+1 cœurs RISC-V jusqu'à 1,5 GHz) et 8 Gio de RAM ECC, port ethernet Gb, et capable de faire tourner GNU/Linux[43].

Shakti est une initiative indienne de conceptions de différents processeurs basés sur l'architecture RISC-V et divisés en 6 séries : E-class pour l'embarqué, C-Class pour les microcontrôleurs, I-Class pour les microprocesseurs pour clients légers, M-Class pour la bureautique, S-Class pour les stations de travail et les serveurs, et enfin H-Class pour les super-calculateurs[44].

Embarqué et microcontrôleursModifier

 
Carte Sipeed MaixDuino comportant deux cœurs RV64GC, un circuit AI, et épaulé par un ESP32 avec son DSP

Lors du 7e RISC-V workshop, Western Digital a annoncé que la compagnie allait développer des processeurs RISC-V. Le but de Western Digital est d'entamer une transition vers des solutions open-source pour ses serveurs de stockage. À terme, WD espère vendre près de deux milliards de processeurs RISC-V par an.

En 2018, la startup grenobloise fabless GreenWave, présente le GAP8, un processeur basse consommation pour IoT, optimisé pour l'intelligence artificielle[45].

En 2019, GigaDevice Semiconductor lance la série de microcontrôleurs GD32V, basé sur la version 32 bits de l'architecture. Parmi les 14 déclinaisons, le GD32VF103 est cadencé à 108 MHz et accède à sa mémoire flash intégrée sans wait states (en), donc sans latence. Il comporte 128 Kio de mémoire flash intégrée à la puce, et 32 Kio de SRAM, 2 convertisseurs analogique-numérique 12 bits et 2 numérique-analogique 12 bits, ainsi que différentes interfaces de communications (3 SPI, 2 I2C, 3 USART, 2 UART, 2 I2S, 2 CAN et 1 USB OTG)[46]. La puce est compatible broche-à-broche avec ses microcontrôleurs GD32 basés sur l'architecture ARM[47], ainsi que le STM32 de STMicroelectronics[48], permettant ainsi de porter facilement les applications d'une architecture à l'autre[47] et également compatible Arduino[25]. Des GD32V sont notamment utilisés dans la carte de développement Sipeed Longan Nano.

Sipeed a également développé la carte Sipeed M1 (ou Kendryte KD233), équipée d'un SoC Kendryte K210 comportant 2 cœurs RISC-V 64 bits et un processeur d'intelligence artificielle. Ces cartes sont prévues pour fonctionner avec FreeRTOS[49]. Cette carte utilise MAIXPy, une version adaptée de MicroPython, programmable via Plateform.IO. Différentes déclinaisons existent, comme MaixDuino, dont la carte à un format compatible avec l'Arduino, et supporte l'IDE[50]. Il est également possible de l'utiliser avec un système d'exploitation Linux. D'autres versions, plus compactes sont déclinées.

En 2019, le président des États-Unis, Donald Trump menace de blocage les fournisseurs de Huawei, dont font partie des fondeurs tels que TMSC, et la société britannique ARM, qui fournissaient jusqu'alors l'IP des cœurs utilisés dans les processeurs HiSilicon de Huawei. La société américaine Nvidia ayant racheté au japonais SoftBank les droits sur la société ARM, Huawei a dû trouver une solution de contournement et semble s'être tourné vers RISC-V. Les premiers kits de développements HiHope HiSpark Wifi IoT utilisent un microcontrôleur Hisilicon Hi3518, compatible avec ses nouvelles plateformes, Huawei LiteOS et HarmonyOS. Les compilateurs fournis avec sont des compilateurs GCC à destination de codes d'architecture RISC-V 32 bits[10].

Modules réseauxModifier

OpenWifi, présenté en , est une pile WiFi open source, compatible Linux, qui peut fonctionner sur FPGA, une implémentation fonctionnelle a été effectuée sur FPGA Xilinx, connecté à une carte RF fmcomms2/fmcomms4[51]

Les modules BL602/BL604 de Bouffalo Lab, basés sur du RISC-V 32-bit, sont des modules WiFi & Bluetooth 5.0 LE. Sipeed et Pine64 devraient les intégrer dans leurs cartes à destination de l'IoT[52].

En , Espressif annonce, la sortie du ESP32-C3, WiFi & BLE, un processeur dans la lignée de l'ESP32, mais compatible broche à broche avec l'ESP8266, et utilisant l'architecture RISC-V 32 bits au lieu de Xtensa LX6. Il comporte un processeur cryptographique, mais pas de DSP contrairement à l'ESP32[53].

DiversModifier

Pinecil est un fer à souder à régulation électronique, basé sur un processeur RISC-V RV32IMAC "Bumblebee Core" à 108 MHz[54].

FPGAModifier

ZedBoard et Zybo comportant des FPGA Xilinx[33].

La carte en matériel libre, LicheeTang, de LicheePi, présentée en , carte utilisant un microcontrôleur basé sur l'architecture RISC-V et utilisant un FPGA, utilise un Anlogic EG4S20. Elle comporte des GPIO afin de pouvoir y connecter différents types d'éléments électroniques[55].

La carte Tang Nano FPGA, présentée en , de Sipeed, utilise quant à elle un FPGA GOWIN Semi GW1N de sa famille LittleBee family[56].

La série de cœurs de processeurs Hummingbird E200 (ou HBird E200) est une implémentation chinoise open-source de RISC-V et comprend des implémentations FPGA[57].

En , OpenWiFi est présenté. C'est une pile WiFi matérielle et logicielle libre fonctionnant sur FPGA, avec une implémentation sur Xilinx[51].

En , Efinix propose 3 architectures 32 bits RISCV32I optimisées pour le FPGA Trion[58]

En , est présentée la carte open-source SAVVY-V basée sur le SOC 64 bits PolarFire[59]. Le PolarFire SoC Icicle utilise un SoC en FPGA comportant 5 cœurs 64 bits, dont un RV64IMAC et quatre RV64GC et équipé de 2 Gio de RAM LPDDR4, d'abord présenté en , il sort finalement au 3e semestre 2020[60]. PolarBerry est une variante également proposée en crawdfunding en [61].

SBCModifier

Différentes cartes de type SBC de classe MCU, et fonctionnant sous Linux, sont présentées à partir de 2018, tentant de se fixer un prix similaire aux populaires Raspberry Pi : La SBC HiFive Unleashed (en) est présentée en , basée sur un SoC comportant quatre cœurs U54 RV64GC (64 bits) à 1,5 GHz et 8 Gio de RAM ECC de type DDR4, sur la base d'un financement participatif[62].

Imagination Technologies et le laboratoire RISC-V International Open Source (RIOS) se sont associés pour faire une carte de type SBC appelée PicoRio, dévoilée en au RISC-V Global Forum, la plateforme est globalement open source, à l'exception de certaines parties essentielles comme les I/O ou les accès mémoire[63].

En , Sipeed annonce une SBC utilisant un SoC AllWinner, simple cœur, composé d'un XuanTie C906 (RV64GCV) à 1 GHz en 22 nm, fait par les concepteurs du processeur 16 cœurs RISC-V 64 bits, XT910 d'Alibaba, il n'a pas de GPU 3D, mais un GPU 2D, et un décodeur vidéo matériel, H.264 et H.265, de 64 Mio à 256 Mio de RAM soudée (et certains modèles pourraient avoir de la RAM externe), ainsi que des connexions HDMI, ethernet Gb, USB et USB OTG[64]

En , la SBC BeagleV utilise un SoC StarFive JH7100 comportant un processeur RISC-V double-cœur SiFive U74, un DSP Vision DSP Tensilica-VP6, un moteur NVDLA (architecture ouverte NVIDIA Deep Learning Accelerator) et un moteur de réseau neuronal pour l'accélération d'IA. Sa première déclinaison n'a pas de processeur géométrique 3D, la seconde version comportera un GPU d'Imagination Technologies (donc sans pilote ouvert). Enfin, le SoC comporte un VPU, capable de décoder du H.264 et H.265 jusqu'à 4Kp60, ou bien deux flux en 2Kp30. La carte est équipée de 4 ou 8 Go de RAM en LPDDR4, de 4 ports USB 3.0, d'un port ethernet 10Gb, HDMI 2.0, DSI, deux ISP, un port 40 broches et alimenté par USB-C[65]. Deux versions sont mises à disposition, une comportant 4 Go de RAM à 100$ et une avec 8 Go à 150$, les processeurs gravés en 7 nm par TSMC, tournent à 3.5 GHz, sont de type RV64GCVBH (avec notamment une unité vectorielle) et un processeur obtient des performances aux ARM Cortex-A76 et A77[66],[67].

En février 2021, Pine64, annonce, la sortie d'une SBC de développement, basé sur un SoC comportant un cœur RV64GCV (XuanTie C906) et un un second RISC-V 32bit BL602 (ESP32-C), pour la partie réseau sans fil, des pilotes ouverts étant en cours de développement pour celui-ci. Le but étant de se fixer un prix inférieur à 15 (US)$, afin de rendre la plateforme de développement accessible au plus grand nombre[68].

ServeursModifier

Le groupe Alibaba a conçu le XuanTie 910 (ou XT910), un SoC à destination des serveurs, composé de 16 cœurs RISC-V 64 bits RV64GCV, organisé en grappes de 4 cœurs comportant 32 ou 64 kb de cache de données et autant en cache d'instruction. Le groupe proclame que les performances d'un cœur sont du même ordre que celles d'un ARM Cortex-A73[69].

SupercalculateursModifier

L'union européenne a lancé un projet de supercalculateur basé sur l'architecture RISC-V, appelé European Processor Initiative (EPI), financé par le programme EU horizon 2020, développé par 26 partenaires (dont la RISC-V Foundation, le Centro Nacional de Supercomputación (CNS ou BSC), le CEA, Infineon ou encore STMicroelectronics) de 10 pays. Un SoC utilisant l'architecture RISC-V pour les accélérateurs également développés en Europe, a pour but de produire un supercalculateur exascale, ainsi que de fournir le domaine de l'automobile, basé sur des technologies européennes. L'utilisation d'architecture ARM comme processeur principal est envisagée mais pas certaine, dans ce cas RISC-V se limiterait aux accélérateurs de calcul. Le projet cherche à réutiliser les systèmes existants (déjà implémentés sous GNU/Linux)[70].

AnnexesModifier

Notes et référencesModifier

  1. (en) « RISC-V: An Open Standard for SoCs », EETimes (consulté le 17 août 2014)
  2. a b c d et e (en) Lucian Armasu, « Big Tech Players Start To Adopt The RISC-V Chip Architecture », sur Tom's Hardware,
  3. a b et c (en) Lucian Armasu, « Nvidia Job Listings Point to Ambitious RISC-V Plans », sur Tom's Hardware,
  4. (en) William G. Wong, « The Rise of RISC-V on Display at Workshop », sur ElectronicDesign,
  5. (en) Chris Williams, « Up in arms! Arm kills off its anti-RISC-V smear site after own staff revolt », sur The Register,
  6. (en) Joel Hruska, « ARM Kills Its RISC-V FUD Website After Staff Revolt », sur ExtremeTech,
  7. (en) Nathaniel Mott, « TSMC Doesn't Want to Make Its Chips in the US », sur Tom's Hardware,
  8. a et b (en) Nathaniel Mott, « Report: RISC-V Plans to Move From the US to Switzerland », sur Tom's Hardware,
  9. « RISC V déménage en Suisse pour échapper à la guerre commerciale sino-américaine », sur 01Net
  10. a b et c (en) Jean-Luc Aufranc, « Hi3861 based HiSpark WiFi IoT development board supports LiteOS and HarmonyOS », sur CNX-Software,
  11. (en) « BOOM Open Source RISC-V Core Runs on Amazon EC2 F1 Instances », sur CNX Software,
  12. a et b (en) Jean-Luc Aufranc, « RISC-V Bases and Extensions Explained », sur CNX-Software,
  13. a b c d e f g et h Jim Ledin, « The RISC-V Architecture », sur DZone,
  14. (en) Andrew Waterman et Krste Asanović, The RISC-V Instruction Set ManualVolume I: User-Level ISA Document Version 2.2, CS Division, EECS Department, University of California, Berkeley, (lire en ligne), p. 27
  15. a et b (en) chap. 5 « RV64I Base Integer Instruction Set, Version 2.1 », dans RISC-V Instruction Set Manual, Volume I: RISC-V User-Level ISA , 20191214- December 2019,
  16. a et b (en) RISC-V "V" Vector Extension (lire en ligne)
  17. (en) Jon Peddie, « RV64X: A Free, Open Source GPU for RISC-V », sur EETimes,
  18. (en) « Kazan », sur salsa.debian.org
  19. (en) Jean-Luc Aufranc, « Think Silicon NEOX|V is the First RISC-V ISA based GPU », sur CNX-Software,
  20. (en) « Download - RISC-V », sur riscv.org consulté le=17 août 2014
  21. Alicia Daleiden, « Rust Comes to RISC-V », sur Riscv.org,
  22. Andrew Back, « Rust Comes to RISC-V », sur ABopen,
  23. « [base] Revision 295041 », sur svnweb.freebsd.org (consulté le 29 janvier 2016)
  24. « RISC-V Poster Preview — 7th RISC-V Workshop », (consulté le 17 décembre 2018)
  25. a et b (en) « Gd32v », sur Arduinolibraries.info
  26. (en) « Zephyr », sur RISC-V getting started guide (sur readthedocs.io)
  27. (en) « Minimum Supported Rust Version (MSRV) », sur Comtpe Rust embedded sur Github
  28. (en) oscourse-tsinghua sur Github, « rCore »
  29. (en) « RISC-V is an open source instruction set architecture paving the way for the next 50 years of computing design and innovation. », sur tessentembeddedanalytics.com
  30. (en) « Ghidra Software Reverse Engineering Framework », sur Github
  31. (en) « "ghidra/Ghidra/Processors at Ghidra_9.2_build" », sur Code siource de Ghidra sur Github, (consulté le 21 novembre 2020)
  32. (en) Jean-Luc Aufranc, « Android 10 ported to RISC-V board powered by Alibaba T-Head XuanTie C910 Processor », sur CNX-Software,
  33. a et b (en) « Getting Started with RISC-V », sur riscv.org (consulté le 17 août 2014), archive
  34. (en) « riscv-tools », sur riscv.org (consulté le 11 juillet 2016)
  35. (en) « ChangeLog/2.12 - RISC-V », sur qemu
  36. (en) « QEMU System Emulation User’s Guide », qemu (consulté le 31 janvier 2021)
  37. (en) « riscv-rust », sur Github
  38. « The NEORV32 RISC-V Processor »
  39. (en) « The NEORV32 Processor (RISC-V) », sur OpenCores.org
  40. « The NEO430 Processor », sur Github
  41. (en) « PicoRV32 - A Size-Optimized RISC-V CPU », sur GitHub
  42. (en) Nicole Hemsoth, « Startup Takes a Risk on RISC-V Custom Silicon », sur The Next Platform,
  43. Alasdair Allan, « Is RISC-V Finally Taking Off? », sur Hacksters.io,
  44. (en) « Processors », sur shakti.org.in
  45. (en) Jean-Luc Aufranc, « GreenWaves GAP8 is a Low Power RISC-V IoT Processor Optimized for Artificial Intelligence Applications », sur CNX-Software, 27f évrier 2018
  46. (en) GigaDevice Semiconductor Inc, GD32VF103 User Manual, , 533 p. (lire en ligne)
  47. a et b Gerhard Steizer, « RISC-V for everybody », sur Elektronknet.de,
  48. (en) Jean-Luc Aufranc, « GigaDevice GD32 is a Faster, Software and Pin-to-pin STM32 Compatible Cortex M3 MCU », sur CNX-Software,
  49. (en) Brian Benchoff, « New Part Day: The RISC-V Chip With Built-In Neural Networks », sur Hack a Day,
  50. Kadionik Patrice, « Maixduino : faites de l’IA sur un processeur RISC-V », Hackable, no 36 mois=janvier,‎ (lire en ligne)
  51. a et b (en) Jean-Luc Aufranc, « OpenWiFi Open-Source Linux-compatible WiFi Stack Runs on FPGA Hardware », sur CNX-Software,
  52. (en) Jean-Luc Aufranc, « BL602/BL604 RISC-V WiFi & Bluetooth 5.0 LE SoC will sell at ESP8266 price point », sur CNX-Software
  53. (en) Jean-Luc Aufranc, « ESP32-C3 WiFi & BLE RISC-V processor is pin-to-pin compatible with ESP8266 », sur CNX-Software,
  54. (en) Gareth Halfacree, « Pine Opens Orders for Its RISC-V-Powered Pinecil Smart Soldering Iron — with Free Breakout Board », sur Hackster.io,
  55. (en) « LicheeTang Anlogic EG4S20 FPGA Board Targets RISC-V Development », sur CNX Software,
  56. « $5 Tang Nano FPGA Board Features GOWIN GW1N “LittleBee” FPGA », sur CNX Software,
  57. (en + zh) « Hummingbird E200 Opensource Processor Core », sur GitHub
  58. (en) Jean-Luc Aufranc, « Efinix Releases Three RISC-V Software-Defined SoC’s Optimized for Trion FPGA’s », sur Cnx-Software,
  59. (en) Jean-Luc Aufranc, « PolarBerry is a Compact, Linux-capable RISC-V FPGA SBC and module (Crowdfunding », sur CNX Software,
  60. (en) Jean-Luc Aufranc, « PUpcoming SAVVY-V Open Source RISC-V Cluster Board Supports 10GbE via Microsemi PolarFire 64-bit RISC-V SoC », sur CNX Software,
  61. (en) Jean-Luc Aufranc, « PolarBerry is a Compact, Linux-capable RISC-V FPGA SBC and module (Crowdfunding », sur CNX Software,
  62. (en) Jean-Luc Aufranc, « SiFive Introduces HiFive Unleashed RISC-V Linux Development Board (Crowdfunding) », sur CNX Software,
  63. (en) Jean-Luc Aufranc, « PicoRio Linux RISC-V SBC is an Open Source Alternative to Raspberry Pi Board », sur CNX-Software,
  64. Jean-Luc Aufranc, « XuanTie C906 based Allwinner RISC-V processor to power $12+ Linux SBC’s », sur CNX-Software,
  65. Jean-Luc Aufranc, « $119+ BeagleV powerful, open-hardware RISC-V Linux SBC targets AI applications », sur CNX-Software,
  66. (en) Chloe Ma, « RISC-V Star Rising from the East – Introducing StarFive », sur riscv.org,
  67. (zh) « 重磅 », sur Compte Starfive sur Weixin,‎
  68. (en) PINE64, « February Update: Show and Tell », sur Pine64.org
  69. (en) Jean-Luc Aufranc, « More Details about Alibaba XT910 64-bit RISC-V Core », sur CNX Software,
  70. (en) « How the European Processor Initiative is Leveraging RISC-V for the Future of Supercomputing », sur Inside HPC,

Bibliographie en ligneModifier

  • (en) « Specifications », sur riscv.org
    • (en) Andrew Waterman et Krste Asanović, The RISC-V Instruction Set Manual — Volume I: Unprivileged ISA, CS Division, EECS Department, University of California, Berkeley, (lire en ligne)
    • (en) Andrew Waterman et Krste Asanović, The RISC-V Instruction Set Manual — Volume II: Privileged Architecture, CS Division, EECS Department, University of California, Berkeley, (lire en ligne)
  • (en) Krste Asanović (en) et David Patterson, Instruction Sets Should Be Free: The Case For RISC-V, Electrical Engineering and Computer SciencesUniversity of California at Berkeley, (présentation en ligne, lire en ligne)
  • (Obsolète) The RISC-V Instruction Set HotChips 25 (2013)
  • The RISC-V Software Ecosystem HPCA 2015, Tutorial
  • Yunsup Lee, titre=RISC-V “Rocket Chip” SoC Generator in Chisel, UC Berkeley, HPCA, (lire en ligne)
  • (en) d0iasm, Writing a RISC-V Emulator in Rust (lire en ligne) (source)
  • (en) Hiroaki Kaneko et Akinori Kanasugi, An integrated machine code monitor for a RISC-V processor on an FPGA, SpringerLink, (ISSN 1614-7456, OCLC 1196515116)
  • (en) Johannes Geier, Fast RTL-based fault injection framework for RISC-V cores, München, Masterarbeit Technische Universität, (OCLC 1193312286)
  • (en) SHAKTI Development Team, RISC-V Assembly Language: Programmer Manual Part I, Madras, SHAKTI Development Team, (lire en ligne)

Bibliographie papierModifier

OuvragesModifier

  • (en) Andrew Shell Waterman, Design of the RISC-V Instruction Set Architecture, Berkeley, CA, (OCLC 957714390) (dissertation pour un Ph. D. in Computer Science University of California, Berkeley 2016)
  • (en) John L. Hennessy et David A. Patterson, Computer Organization and Design RISC-V Edition, Morgan Kaufmann, , 696 p. (ISBN 978-0-12-812275-4, e-ISSN 978-0-12-812276-1[à vérifier : ISSN invalide])
  • (zh-Hans) 胡振波, 手把手教你设计CPU:RISC-V处理器篇, 北京, 人民邮电出版社,‎ , 480 p. (ISBN 978-7-115-48052-1, présentation en ligne)
  • (ja) デイビッド・パターソン (David A Patterson) et アンドリュー・ウォーターマン (Andrew Waterman) (trad. 成田光彰 (Narita)), RISC-V原典 (リスクファイブ原典) : オープン・アーキテクチャのススメ, 日経BP,‎ , 224 p. (ISBN 978-4-822292-812)
  • Gaétan Kuetche Saadeu, Conception d'un microcontrôleur multi-cores à cœurs RISC-V Initiation à la conception d'un microcontrôleur exploitant les Shields de l'Arduino, Saarbrücken, Éditions universitaires européennes, (ISBN 9786139502493)
  • (en) John L Hennessy et David A Patterson, Computer architecture : a quantitative approach, Cambridge, Massachussetts, Elsevier, coll. « Morgan Kaufmann series in computer architecture and design », (ISBN 9780128119068)
  • (zh-Hans) 胡振波, RISC-V架构与嵌入式开发快速入门, 北京, 人民邮电出版社,‎ , 354 p. (ISBN 9787115494139)
  • (en) Anthony J Dos Reis, RISC-V assembly language, États-Unis, , 149 p. (ISBN 9781088462003)
  • (en) Jim Ledin, Modern Computer Architecture and Organization : Learn X86, ARM, and RISC-V Architectures and the Design of Smartphones, PCs, and Cloud Servers, Birmingham, Packt Publishing, (ISBN 978-1-838987-107)
  • Shruthi K Muchandi, Enabling Accelerator-SoC Co-design Using RISC-V Chipyard, Charlotte, The University of North Carolina, (ISBN 9781392495506)
  • (en) Jing Chen, Hardware acceleration for elementary functions and RISC-V processor, Montréal, McGill University Libraries, (OCLC 1199006597)
  • (en) Vladimir Herdt, Daniel Große et Rolf Drechsler, Enhanced Virtual Prototyping: Featuring RISC-V Case Studies, Cham, Springer, (ISBN 978-3-030-54827-8, DOI 10.1007/978-3-030-54828-5)

MagazineModifier

  • Kadionik Patrice, « Maixduino : faites de l’IA sur un processeur RISC-V », Hackable, no 36,‎ (lire en ligne)

Liens externesModifier