Circuit intégré 4011

Cet article est une ébauche concernant l’électronique.

Vous pouvez partager vos connaissances en l’améliorant (comment ?) selon les recommandations des projets correspondants.

Le circuit intégré 4011^[1] fait partie de la série des circuits intégrés 4000 utilisant la technologie CMOS.

Die d'un 4011 (Texas Instruments CD4011BE)

Ce circuit est composé de quatre portes logiques indépendantes NON-ET à 2 entrées.

Description modifier

Diagramme modifier

Diag. fonctionnel CMOS 4011

Entrées modifier

Chaque porte logique NAND possède 2 entrées (A et B). Chaque entrée présente un circuit de protection contre les surtensions et les décharges électrostatiques (ESD) constitué de diodes et d'une résistance.

Schéma équivalent du circuit de protection des entrées des portes logiques CMOS 4000 (d'après National Semiconductor).

Schéma équivalent du circuit de protection des entrées des portes logiques CMOS 4000B (d'après Fairchild).

Schéma équivalent du circuit de protection des entrées des portes logiques CMOS 4000B (d'après Texas Instruments). Les deux diodes supérieures figurent une seule diode répartie le long de la résistance.

Sorties modifier

Chaque porte logique NAND possède une sortie (Q).

Dans les versions classiques du 4011, les sorties sont bufferisées, c'est-à-dire pourvues d'un tampon de sortie (amplificateur) améliorant la fonction de transfert du circuit. Dans les versions non bufferisées (4011UB), les sorties sont dépourvues de tampon, ce qui réduit d'environ de moitié le délai de propagation des portes logiques.

Fonctions de transfert typiques d'une porte logique bufferisée 4011B pour différentes tensions d'alimentation, obtenues à une température ambiante de 25°C lorsque les deux entrées A et B reçoivent la même tension (d'après National Semiconductor).

Fonctions de transfert typiques d'une porte logique non bufferisée 4011UB pour différentes tensions d'alimentation, obtenues à une température ambiante de 25°C lorsque les deux entrées A et B reçoivent la même tension (d'après ON Semiconductor).

Schéma interne d'une porte logique bufferisée CD4011B (d'après National Semiconductor)

Schéma interne d'une porte NON-ET (NAND) non bufferisée 4011UB (d'après ON Semiconductor)

Schéma interne d'une porte NON-ET (NAND) non bufferisée 4011UB (d'après Philips Semiconductors). Le dédoublement de la porte logique en deux circuits symétriques permet aux entrées A et B de produire des réponses identiques.

Détail du circuit CD4011BE de Texas Instruments dont la photo figure plus haut (porte logique située dans le quart inférieur gauche de la puce et connectée aux broches n^o 1 à 3). Repérage par couleurs des conducteurs apparents, schéma électronique équivalent (hors circuits de protection) et schéma logique correspondant. On constate que cette porte NON-ET (NAND) est réalisée par une combinaison de fonctions logiques élémentaires NON-[NON-OU]-NON (NOT-NOR-NOT).